#2022生机大会#

芯片制造的路径其实非常单一，要么靠芯片制造商提升工艺，要么靠设备供应商加强技术研发。比如采用EUV光刻机造出高端芯片，探索人类芯片工艺性能的极限。不过传统路径越走越窄，还有哪些高端芯片解决方案呢？EUV光刻机还能走多远？

高端芯片的探索

在2022年12月29日，台积电实现了3nm芯片的量产。这是人类目前为止最先进的半导体工艺，在台积电的量产下有望将人类芯片工艺推上新的巅峰。

而业内一直传言摩尔定律达到了极限，伴随着台积电3nm的量产，摩尔定律的极限也再次被打破。充分说明了高端芯片还有很长一段路要走，甚至不只是3nm，未来还有可能实现2nm，1nm芯片的量产。

尽管芯片性能还能持续突破，但带来的副作用也是很明显的，那就是高端芯片的使用成本越来越高了。

按照台积电对3nm的代工报价，每片12英寸晶圆达到了2万美元，折合人民币13.7万人民币。以60%到80%的良品率来计算，一片12英寸的晶圆大约能切割出200颗左右的芯片。那么每颗芯片的造价成本就是685元。

当然，实际金额不可能这么准确，如果良率偏向于60%的话，每片晶圆可使用的芯片会更少，到时候单颗芯片的成本可能在七八百左右。

这样的成本会让手机厂商承担巨大的芯片采购压力，想要控制3nm芯片在终端设备中的费用，怕是没那么容易了。因此到了5nm，3nm等高端制程，芯片性能和代工成本几乎是成正比的。

之所以会这样，是因为传统芯片的发展路径越来越窄，使用EUV光刻机和采用高端技术的投资越来越高。台积电投资建设3nm生产线就花了200亿美元以上，很难控制成本给客户带来优惠的代工价格。

如果取得高端芯片突破的代价是昂贵的成本，那么未必会有大众消费者买单。因此探索更具成本的高端芯片技术显得十分重要。

比如日本铠侠，佳能等巨头就研发了纳米压印技术，相比于光刻机的光源曝光，纳米压印技术设备是将芯片图案刻制在设备，然后以极高的精度将晶圆如同“盖章”一样把芯片造出来。

整个过程减去了薄膜沉积等步骤，对于设备的成本也较为便宜，功耗也比EUV光刻机更低。日本的纳米压印已经在向高端制程发展，如果最终实现设备量产，或许能改变半导体行业的游戏规则。

日本之后，中国高端芯片解决方案也来了。是由复旦大学研制的晶圆级硅基二维互补叠层晶体管。这是一种异质 CFET 技术，通过改变晶体管结构提高芯片空间面积的利用率，不仅满足更高的算力需求，而且对EUV光刻机没有太大的依赖。

传统的芯片工艺提升很大程度上是靠提升晶体管密度来完成的，芯片可容纳的晶体管数量越多，性能越强。但如果在同样的单位面积内改善晶体管的结构，对于追求高端芯片工艺或许也能起到事半功倍的效果。

EUV光刻机还能走多远？

人类研发的硅基芯片发展了半个世纪，靠一代又一代人的研发努力改善芯片性能水准，挖掘更高的工艺技术。不过到了目前的水平，想要实现质的飞跃变得十分困难。

台积电3nm的性能提升也仅仅比5nm提高了10%到15%，花费了200多亿美元也无法实现翻倍的性能，足以见得高端芯片的路已经到了末期。

难道EUV光刻机没用了？其实不然，虽然高端芯片提升变得十分困难，但EUV光刻机依然是最好的高端芯片制造工具，是ASML以及全球科研公司花费几十年探索出来的最佳路径，也是目前唯一能实现高端芯片量产的解决方案。

可问题是EUV光刻机还能走多远呢？恐怕ASML下一代的NA EUV光刻机就是终点了。

ASML作为唯一能量产EUV光刻机的厂商，已经决定在2024年量产下一代的NA EUV光刻机。到时候会采用0.55数值孔径系统，帮助台积电，三星实现2nm芯片的量产，甚至是1nm芯片的突破。

NA EUV光刻机会改写半导体行业的游戏规则，让摩尔定律能够延续下去。但究竟是五年还是十年，就不好说了。毕竟NA EUV光刻机再强，也是有性能极限的。

而且巨大的芯片制造成本让设计厂商不敢轻易尝试，谁也不愿意花费大价钱去充当试验品，到时候造出来的芯片没有理想的性能提升，岂不是白费力气了。

写在最后

人类发展高端芯片到了3nm的水准，就算摩尔定律还能维持十年，可巨大的成本也不是消费者能轻易接受的。所以探索其它的高端芯片解决方案显得十分关键，也许目前还处于理论，但一切的实践都是从理论开始出发的。

对此，你有什么看法呢？欢迎在下方留言分享。