本文原创，禁止抄袭，违者必究！

就在2021年5月18日，华为公司公开了一种名为“双芯叠加”的技术专利，这种技术理论上通过将两颗14nm芯片叠加，从而让叠加起来的芯片在性能上达到比肩7nm的地步。

不过没想到的是，该专利一经问世便遭到了许多网友的嘲讽，包括一些数码大V也站出来表态，称这根本是不可能的事情，正如“两杯50度的水再怎么混合在一起也不可能变成100度”。

殊不知关于这种设想并非华为首创，全球第一大晶圆代工厂台积电早就有这个想法了，并且更重要的是，就在近日，台积电已经正式宣布，利用该技术制造出了全球首款“3D芯片”！

原来华为是对的！

根据外媒3月5日传来的消息，台积电利用先进硅晶圆堆叠技术（3D Wafer-on-Wafer）联合英国AI芯片巨头发布了全球首款3D晶圆级封装处理器Bow IPU。

值得注意的是，该“3D芯片”正是利用“芯片叠加”原理制造出来的首款3D处理器，相比于上一代7nm制程，其性能提升了40% ，能耗比提升了16%，电源效率也提升16%。

这是什么意思呢？意味着华为此前的设想是对的！

意味着“双芯叠加”真的可以实现“两颗14纳米芯片叠加在一起比肩7纳米”！更意味着不用EUV光刻机也是有可能造出10纳米及以下高端芯片的！

不用EUV光刻机也能造高端芯片？

众所周知，华为芯片设计能力全球领先，甚至早在苹果、高通之前便设计出了5纳米芯片麒麟9000，但是就是因为没有涉足芯片制造领域，所以被卡了脖子。

而以国产芯片制造目前的水平，即便是最为先进的中芯国际，也只是停留在14nm水平。

虽然中芯国际在梁孟松博士的帮助下取得了长足的进步，但是受限于高端光刻机，迟迟未能突破到10纳米及以下制程。

从原理上来看，提升芯片性能有两个方法，第一个就是目前的主流方式，利用高端光刻机不断增大芯片面积利用率，在固定的芯片面积内尽量集成更多的晶体管。

以华为7纳米芯片麒麟980为例，内核面积仅74.13平方毫米，不到指甲盖大的地方却集成了69亿颗晶体管。

这是什么概念？相当于在一粒米上雕刻一整部《红楼梦》。目前唯有荷兰ASML公司的EUV光刻机拥有这么出色的性能，而这也是为什么EUV光刻机这么重要的原因！

当然，我们都知道，受限于《瓦森纳协定》，截至到2022年3月份，中芯国际在2018年订购的EUV光刻机都尚未到厂。所以如果我们想要走这条传统道路，那么首先需要解决的就是光刻机的问题。

不过好在我们还有第二条路，那就是从封装环节入手，将两颗及以上数量的芯片叠加摆放，从而提升晶体管数量，获得更高的芯片性能，也就是我们俗称的“3D芯片”，华为的“双芯叠加”技术也是基于该原理。

这种技术可以不借助EUV光刻机，就可以通过提升晶体管数量实现芯片性能的大幅度提升，正如前面提到的全球首颗“3D芯片”。

虽然仍然是7纳米制程，但是内部集成的晶体管数量已经超过600亿个，即便在制程上还属于7纳米，但是在性能上却已经甩开7纳米好几条街。

这意味着什么呢？简单来说，华为此前的猜想是对的，国产芯片可以在这方面加大力气研究，未来未尝不能利用这种“多芯叠加”技术绕开EUV光刻机，实现国产高端芯片的自研自造！

写在最后

关于芯片制造，任正非曾经坦言：华为目前的困难是“设计的芯片国内还造不出来”。

现如今在传统芯片制造领域，我们还受限于光刻机，那么我们是不是可以另辟蹊径，利用先进的3D封装技术，先把现有业务盘活，再去寻求突破呢？

毕竟，华为麒麟芯片的库存是真的不多了！