在近日举办的第五届IEEE国际集成电路技术与应用学术会议（ICTA 2022）当中，海思科技有限公司的曹炜介绍了未来的小芯片技术：封装、互连和电源。

曹炜讲述了未来小芯片技术的挑战、封装和约束、互连：并行总线和XSR SerDes、电源供应器。

随着信息技术的高速发展，数据量暴增，然而随着摩尔定律的失效，先进工艺发展进展缓慢。由于2.5D/3D封装互联技术可以带来超密度的并行接口、通过多芯片堆叠设计，得以向“超越摩尔”进化。不过，在这之中也遇到了一些挑战。

挑战

挑战一：互连设计变更

来自传统收发器的挑战：DSP用于长距离信道、FEC满足超低误码率要求、高性能均衡器和串扰抑制、高速且高性能ADDA/Pall Coration/CDR、高速低功耗小面积驱动器、电磁兼容设计。

针对新场景处理的挑战：并行接口噪声和时序控制技术、电源完整性设计技术、高效低成本的均衡器和串扰抑制、离线在线自我测试和自我修复技术、高速低成本低功耗的电路设计、超低功耗设计技术、低延迟设计技术、高可靠技术、三维封装中模具间抗干扰性的评价。

挑战二：供电方案

CPU和GPU是典型的巨型逻辑芯片，XPU的瞬时功率可达2W+/mm2，未来XPU的数量会越来越多对电源和散热提出巨大挑战。

典型的芯片封装形式

2D MCM封装：可以很好的控制沟道插入损耗、通道长度在不同的路由层中是不同的、优化通道特性阻抗以减少反射、串音以非屏蔽迹线和通孔为主。

2.5D扇出WLP：由于线路较细，每单位长度的沟道插入损耗比较大、D2D通道长度几乎在不同的路由层中匹配、无需控制迹线特性阻抗、串音以非屏蔽平行迹线为主。

2.5D硅插入器/嵌入式电桥：优化线宽以平衡寄生电阻和电容、不需要最小化反射、通道长度可以通过适当的路由轻松匹配、串音主要由未屏蔽平行迹线为主、在嵌入式电桥中从I/O焊盘到电桥焊盘的堆叠通孔可能会引起显著的串扰、采用细线的高布线密度可提高总吞吐量。

小芯片并行总线互连的物理平面图

并行总线：带MCM通道的全双工收发器

典型MCM通道响应：短通道-插入损耗小、封闭空间相邻通道-相声占主导地位、电路相关参数。

全双工收发器架构：断续器、取消器、RX 和 TX 子系统的复杂性平衡、回声消除器。

芯片并行总线互连的协同优化

设计考虑：训练复杂性、收敛稳定、成本和功率。

串扰优化：优化MCM路由、最小化XTALK简化NEXT/FEXT消除器。

仅使用混合和回波消除器即可轻松控制收敛质量。

芯片互连方案

XSR SerDES的频道定义与应用

应用：50T/100T/200T开关、共封装光学器件、5G无线、铝/ML芯片。

XSR SerDes解决方案1

算法：TX+RX组合均衡器法、RX补偿损失位置、TX使用较少的去强调、TX低输出摆幅、用于更高抽头的浮动FFE、更灵活的可变方案校准机制，提高PVT下的鲁棒性、鲁棒CTLE自适应算法。

包转义：更多层和更紧密的凸点间距、更少的电源类型、VSS凸块与高速信号凸块之间更紧密的间距、放松高速信号对之间的隔离。

XSR SerDes解决方案2

更灵活的CTLE旋钮和设置、接近反向通道、可切换切片器、备用在线校准切片机，确保传输始终处于开启状态、更好的时钟抖动、微调TXFIR、接近反向通道、 RX/TX端接BW扩展、相位内插器INL/DNL改进。

布局：正方形宏，所有4条边具有相同的最大BW密度；交错凸起，130um节距提高凸块使用效率；相邻通道共享相同VSS凸点，提高凸点使用效率。

芯片电源方案：OCLDO

挑战 输出电压应控制在20mV以下，在小输出电容器的情况下，瞬态响应快。

芯片的供电方案：IVR

挑战：控制回路、电感和电容的高难度和高成本。

小芯片的供电方案：开关电容稳压器

挑战：常规MOS/MOM/MIM电容器的电容密度较低，不利于提高输出功率密度。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。