台积电第二代3nm工艺到来，N3E芯片已经流片

随着台积电4nm工艺获得不少厂商的认可，市场占有率越来越高，不少芯片厂商选择绕过4nm，直接研发3nm相关技术，台积电也公布了3nm相关技术的使用时间，让不少消费者对于搭载3nm技术的芯片的期待值有所提高。

今日，Alphawave公司表示已经流片了业界首批使用台积电N3E制造技术（第二代3纳米级工艺节点）的芯片之一。该芯片已由台积电生产，并成功通过了所有必要的测试，将于本周晚些时候在台积电的OIP论坛上展示。

据悉，该芯片是Alphawave IP ZeusCORE100 1-112Gbps NRZ / PAM4串行器-解串器，支持未来几年将流行的众多标准，包括800G 以太网、OIF 112G-CEI、PCIe 6.0 和 CXL3.0。

据称，SerDes支持超长的通道，为下一代服务器提供灵活的连接解决方案。

据其总裁兼首席执行官Tony Pialis称，Alphawave很荣幸成为首批利用台积电最先进的3纳米技术的公司之一，其合作关系将继续带来创新的高速连接技术，为最先进的数据中心提供动力，我们很高兴能在台积电OIP论坛活动中展示这些解决方案。

据之前的报道，台积电计划在未来两到三年内推出五种3纳米级工艺技术，第一代3nm工艺N3预计将被台积电的大客户苹果用于少数设计，而第二代3nm工艺N3E将具有改进的工艺窗口。

N3E预计将比N3更广泛地被采用，但其大规模生产计划在2023年中期或2023年第三季度开始，大约在台积电使用其N3生产节点启动大批量制造一年后。

此外，台积电还对2nm技术有所透露，其计划在2025年正式量产2nm技术芯片。

据悉，台积电2nm架构相较于N3E制程，在相同功耗下频率可提升10%至15%；在相同频率下，功耗降低25%至30%。

相关人士预估，台积电2nm先进制程将采用环绕式闸极场效电晶体GAAFET高端架构生产2nm芯片。

目前3nm相关技术参数仍在曝光阶段，感兴趣的消费者可以保持关注。