（图片来源：华为）

信息来源：
https://www.huaweicentral.com/we-are-thankful-to-us-for-enabling-our-chip-tech-growth-huawei/

"感谢美国。"这四个字，出自华为轮值董事长徐直军之口，听起来像是反话，但他说的是认真的。

2026年5月下旬，华为在IEEE ISCAS 2026国际会议上正式发布"韬定律"（Tau Scaling Law），提出以"时间缩微"替代传统的"几何缩微"芯片演进路径，同步推出被称为逻辑折叠（LogicFolding）的核心设计技术。就在这一系列技术动作的前后，徐直军在媒体采访中说出了那句耐人寻味的话："如果不是美国施压，迫使我们国家、我们的企业和我们的行业做出这样的改变，我们也不会走到今天这一步。"

六年前的出口禁令，正在以一种华盛顿未必预料到的方式，结出果实。

韬定律是什么，它要绕过什么

要理解华为这次技术发布的重量，需要先理解它在挑战什么。

半个多世纪以来，整个半导体产业的演进逻辑建立在摩尔定律之上：晶体管越做越小，性能越来越强，每隔约两年翻一倍。但随着制程逼近物理极限，这条路越走越窄，业界普遍面临"后摩尔时代"如何持续提升芯片性能的焦虑。

华为给出的答案是换一个维度。

韬定律的核心思路是：与其在空间维度上不断缩小晶体管尺寸，不如在时间维度上降低信号传播延迟，也就是压缩时间常数τ（tau）。华为将这个思路命名为"时间缩微"，并围绕它建立了一套从器件、电路、芯片到系统的多层级协同优化体系。

逻辑折叠（LogicFolding）是这套体系的关键执行手段。简单说，它把传统摊在二维平面上的数字电路、模拟电路和内存电路，通过三维堆叠的方式折叠起来，在不依赖先进制程的前提下，实现晶体管密度和性能的跃升。

数据层面，华为的发布材料显示，基于韬定律的新设计方法可将冗余缓冲区减少50%以上，同时提升CPU时钟频率、NPU和GPU性能，并降低功耗。更值得关注的数字是：从2020年到2026年，华为半导体团队已依托这套框架设计并量产了381颗芯片，包括即将发布的麒麟9050手机芯片，将完整采用逻辑折叠技术。

这不是一个停留在实验室里的概念，而是已经经过大规模量产验证的工程实践。

禁令的反噬效应

2019年5月，美国商务部将华为列入实体清单，这一决定的初衷是切断华为获得先进芯片技术的渠道，从而遏制其竞争能力。此后，限制范围不断扩大，台积电被禁止向华为供货，英伟达高端AI芯片的出口受到严格管控，一系列措施将华为隔绝在全球主流半导体供应链之外。

结果是什么？华为被迫从零开始建立自己的芯片设计能力，倒逼中国整个半导体产业链加速自主化。

徐直军在采访中说得坦率："如果没有美国的禁令，我们不会走到今天这一步。现在发展势头良好，这一点得到了大家的认可和支持。"这句话固然有外交语境下的策略成分，但背后的技术事实是清晰的：六年的封锁，催生了一套绕过先进制程依赖的全新设计体系。

需要指出的是，韬定律并非没有挑战。多层晶圆键合涉及来自不同批次甚至不同制程节点的芯片，层间在阈值电压、驱动电流和互连延迟上的差异，远大于单一晶圆内部的变异，这对时钟分配和信号余量的控制提出了极高要求。业界观察人士也指出，在没有EUV光刻机的条件下，逻辑折叠技术能够实现的性能天花板，与台积电3纳米、2纳米制程之间的差距依然存在。

华为的选择，与其说是超越现有技术，不如说是在现有约束条件下找到了另一条可行的路。而这条路能走多远，将在未来几年的产品竞争中得到检验。