台积电公布2纳米工艺规划：2024年底风险试产，2025年正式量产

近日，台积电在其2022年技术研讨会上公布了其 N2（2纳米级）制造工艺的最新进展和规划，这是第一个使用栅极全能场效应晶体管 (GAAFET) 的芯片制造节点，可提供更高的性能和更低的功耗。

具体而言，台积电的N2工艺与现有的N3E工艺相比，可以实现在功率相同不变的情况下，提升约10%到15%的性能，或者，可以实现在相同的性能下，实现25%到30%的功耗降低。

但是需要补充强调的是，一般来说这两种优势是互斥的，鱼和熊掌不可兼得，也就是说不能同时具备，所以最佳的做法是在这两种优势中找到一个平衡点。

作为一个全新的工艺技术节点， 台积电N2工艺采用了两项重要的技术创新：第一项是纳米片晶体管（台积电称之为 “GAAFET”）和背面电源轨（backside power rail），这两项技术都可以改进、提升芯片的每瓦性能，也就是芯片的能耗比。

GAA 纳米片晶体管的通道在所有四个侧面都被栅极包围，可以减少电子泄漏，通道可以加宽以增加驱动电流并提高性能，也可以缩小，以最大限度地降低功耗和成本。为了给这些纳米片晶体管提供足够的功率，台积电的 N2 使用背面功率传输，这是在后端中对抗电阻的最佳解决方案之一。

预计台积电N2工艺将广泛用于各种芯片制造，包括移动SOC（也就是大家平时俗称的“手机处理器”）、高性能CPU和GPU等等。

台积电将在2024年底对N2工艺进行风险性试产，在2025年底之前开始正式投入使用，进行大批量制造量产，要到2026年客户才能收到货，也就是搭载2纳米处理器的设备（比如说智能手机）才会正式上市。