清华大学在1纳米晶体管实现重大突破，华为芯片或有新的转机

导读：

3月10日，清华大学集成电路学院公众号发布，任天令教授团队在小尺寸晶体管研究方面取得重大突破，首次实现了具有亚1纳米栅极长度的晶体管，并具有良好的电学性能。

这项研究以《具有亚 1 纳米栅极长度的垂直硫化钼晶体管（Vertical MoS2 transistors with sub-1-nm gate lengths）》为题，刊登于最新一期《Nature》杂志。

在接受采访时，任天令教授说我们已经实现了世界上栅极长度最小的晶体管，这种晶体管的栅极长度仅约三分之一纳米宽，大约相当于单层碳原子的厚度。

一、晶体管的现状

目前主流工业界晶体管的栅极尺寸在12nm以上，日本在2012年实现了等效3nm的平面无结型硅基晶体管，2016年美国实现了物理栅长为1nm的平面硫化钼晶体管，而清华大学目前实现等效的物理栅长为0.34nm。这是中国在晶体管这项芯片核心技术的又一次飞跃。

二、任天令教授团队为什么能实现1纳米以下栅长晶体管的瓶颈

本次任天令教授团队不是在晶体管技术上的优化，而是一次极大的创新，研究团队巧妙利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场来控制垂直的MoS2沟道的开关，从而实现等效的物理栅长为0.34nm。

他们为二维薄膜在未来集成电路的应用迈出了关键一步，提供了技术参考和支持，这是我们值得骄傲的。

三、清华在晶体管纳米时代贡献巨大

Intel 公司创始人之一的戈登摩尔（Gordon Moore）在 1965 提出：“集成电路芯片上可容纳的晶体管数目，每隔 18-24 个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”这在集成电路领域被称为“摩尔定律”。

过去几十年，随着晶体管的栅极尺寸不断缩小，晶体管的物理尺寸进入纳米时代，要实现“摩尔定律”难上加难，对晶体管新材料和新技术的创新迫在眉睫，任天令教授团队这一研究引起了业界研究人员的广泛关注，也为中国芯片行业带来了新希望。

四、华为或许可以突破芯片壁垒

我们都知道，华为麒麟芯片之所以被美国制裁的体无完肤，主要是中国没有光刻机技术，没有先进的芯片制造工艺。

在晶体管体积不能突破的情况下，要想芯片技术功能强大，就需要把更多的晶体管集成到芯片上才能实现，但是手机等芯片对芯片体积要求很高，在保证晶体管数量足够多的的情况下，就需要通过先进的封装技术和先进的制造工艺，才能实现芯片性能提升。

如今，清华大学实现了具有亚1纳米栅极长度的晶体管，对晶体管和体积和性能有了巨大的提升，这样高端芯片对制造工艺依赖并没有那么强，这样或许会给华为芯片带来新的希望。

总结：

随着中国芯片产业不断追赶，中国芯片未来可期，我们一起拭目以待吧！