内存技术，长鑫与国际大厂的差距到底还有多大？

不少人刷到过韩国半导体的相关内容，说他们在存储技术上碾压中国，还拿芯动科技的 LPDDR6 接口 IP 被韩厂采用当证据，称轮到韩国采购中国技术了。但客观来说，内存领域的差距，远没有表面看起来那么简单。

长江存储在 NAND 闪存领域确实已经能和国际厂商看齐，甚至局部领先，三星还曾向长江存储授权 3D NAND 专利。但 NAND 靠堆叠层数提升密度，技术门槛相对可控。真正拉开差距的是 DRAM 内存，它的工艺复杂度比 NAND 高得多。

DRAM 的存储原理是一个晶体管加一个电容，晶体管负责通断，电容存储电荷。和 NAND 不同，DRAM 目前还停留在平面化设计，要靠制程微缩提升密度，而每一次微缩都伴随着严苛的工艺挑战。

DRAM 的制程代际对应纳米范围，比如 2016 年国际巨头已经到了 EX 节点，对应 16~19 纳米。节点越先进，密度越高、功耗越低，但电容的结构难度也陡增。

随着制程微缩，电容的平面面积不断缩小，要保证足够的电容值，就必须把电容做高，深宽比达到 40:1 甚至 60:1，相当于在十几纳米的直径上做出 1~3 微米高的结构，难度堪比在针尖上雕刻。

深孔刻蚀、内壁沉积都需要极致精度，稍有不慎就会出现孔形变形、相邻电容短路的问题。同时，晶体管微缩还会遭遇短沟道效应，漏电风险提升，导致数据刷新频率变高，功耗和可靠性都受影响。

目前国际三大 DRAM 厂商三星、SK 海力士、美光，已经全面进入 EUV 制程时代。三星在 EZ 节点就开始引入 EUV，SK 海力士在 EAlpha 节点跟进，美光则到 EGamma 节点才正式引入。当前量产的最新节点是 EGamma，后续 EDelta 还在预研阶段。

长鑫整体工艺节点落后国际大厂 2 到 3 代。长鑫的主力工艺 G4 大致对应 EZ 节点，正在推进的 G5 对应 EAlpha 节点。

国际大厂靠 EUV 减少工序、降低良率风险，还能落地更先进的设计理念。长鑫目前只能依靠 DUV 加 SAQP 技术推进制程，和国际大厂相比，不仅设备水平有差距，工艺约束更多，设计灵活性也受限制。想要缩小差距，国产 EUV 的量产是关键转折点。

HBM 是 DRAM 的增值化堆叠形态，直接关系 AI 算力，技术壁垒更高。目前 SK 海力士已经量产 HBM4，正在推进 HBM4E；长鑫则刚量产 HBM2，HBM3 还在研发验证阶段，尚未量产。

HBM 领域的差距，同样在 2 到 3 代。HBM 考验层数堆叠能力，代际提升意味着 TSV 密度不断增加，对热管理、翘曲控制的要求更高，良率提升难度极大。

前段时间被热议的芯动科技 LPDDR6 IP 被韩厂采用，其实是接口技术层面的认可，并非 DRAM 核心技术的突破。国际大厂专注于 DRAM 本身的制程、良率和封装，接口 IP 如果有成熟的外部方案，完全可以采购，不需要全链路自研。

这就像台积电也会使用中微半导体的刻蚀机，但不能因此就说中国半导体设备已经进入国际第一梯队，光刻机等核心设备的差距依然存在。采购 IP 和整体技术实力，完全是两回事。

国产存储产业这些年的进步有目共睹，长江存储在 NAND 领域的突破，长鑫在 DRAM 领域的布局，都值得肯定。但也要清醒看到，在 DRAM 和 HBM 领域，和国际顶尖大厂的差距依然存在。想要真正实现弯道超车，还需要在制程工艺、高端设备等方面持续攻坚。