黄仁勋：华为“韬定律” 技术是突破，但台积电已深耕10年

来源：市场资讯

（来源：鱼记财经）

近期华为何庭波正式发布韬（τ）定律与逻辑折叠技术，引发行业高度关注，不少人将其与芯片3D封装技术对标，英伟达CEO黄仁勋公开场合作出回应，清晰点明了华为新技术与台积电成熟方案的定位差异。

黄仁勋在台北活动后受访时，针对华为韬定律表态：

这对华为来说是重大技术突破，但并不会对台积电构成威胁。台积电在芯片堆叠、3D封装领域已经深耕近10年，技术积淀十分深厚。华为通过该技术，能在不缩小制程线宽的前提下，实现晶体管数量翻倍甚至提升3–4倍，是很出色的创新，但相关技术路线台积电早已布局10年。

从实际产业发展来看，台积电早在2012年就推出CoWoS先进封装技术，2016年布局SoIC三维堆叠，实际起步已超10年，接近15年，黄仁勋口中“近10年”属于保守表述。

很多人容易将两者混为一谈，其实华为韬定律（逻辑折叠）与台积电3D封装，核心技术路线完全不同，关键区别一目了然：

1. 技术层级不同

台积电3D封装：属于后端制造环节，是芯片与芯片（die‑to‑die）的堆叠，把多颗独立芯片拼在一起做封装集成；

华为韬定律+逻辑折叠：属于前端电路设计环节，是晶体管单元与单元（cell‑to‑cell）的三维折叠，直接在单颗芯片内部重构电路结构。

2. 实现逻辑不同

台积电：靠封装工艺把成熟芯片拼合，侧重多芯片集成、算力拼接；

华为：靠设计创新折叠电路，不用先进制程，就能在单芯片内部大幅提升晶体管密度。

3. 解决痛点不同

台积电3D封装：解决先进芯片算力整合、高带宽互联问题，适配高端GPU、AI芯片；

华为韬定律：绕开制程受限困境，在现有工艺下突破单芯片性能天花板，实现性能越级提升。

简单来说，台积电是“把多颗芯片叠起来拼算力”，华为是“把单颗芯片内部电路折起来提密度”，二者路径不同，但都瞄准芯片性能提升。