HBM4标准正式发布：总带宽提升至2TB/s

4月17日，国际半导体行业标准组织JEDEC正式发布了新一代高带宽内存标准HBM4。新标准在带宽、通道数、电源效率等方面进行了显著改进，将为生成式AI、高性能计算(HPC)、高端显卡和服务器等领域带来革命性的变化。

HBM4 继续使用垂直堆叠的 DRAM 芯片，这是 HBM 系列的标志，但与前身 HBM3 相比，HBM4 带来了许多改进，比如在带宽、效率和设计灵活性方面有了重大进步。它支持 2048-bit接口，传输速度高达 8 Gb/s，可以提供高达 2 TB/s 的总带宽。其中一项关键升级是每个堆栈的独立通道增加了一倍，从 HBM3 的 16 个增加到 HBM4 的 32 个，现在每个通道都有两个伪通道。这种扩展允许在内存操作中实现更大的访问灵活性和并行性。

在电源效率方面，HBM4也取得了显著进展。该标准支持供应商特定的VDDQ(0.7V、0.75V、0.8V或0.9V)和VDDC(1.0V或1.05V)电平，从而有效降低了功耗并提高了能源效率。此外，HBM4接口定义确保了与现有HBM3控制器的向后兼容性，允许在各种应用中实现无缝集成，并支持单个控制器在需要时同时与HBM3和HBM4一起工作。

HBM4还结合了定向刷新管理(DRFM)技术，以改进行对row-hammer攻击的缓解效果，并拥有更高的可靠性、可用性和可维护性(RAS)。这一特性对于确保数据的安全性和系统的稳定性至关重要。

在容量方面，HBM4还支持4层、8层、12层和16层DRAM堆栈配置，芯片容量为24Gb或32Gb，这允许使用32Gb 16层堆栈，可实现单个堆栈最大容量达64GB。这一容量的扩展进一步满足了不同应用场景对存储容量的多样化需求。

HBM4的另一个显著架构变化是，命令总线和数据总线的分离，旨在提高并发性并减少延迟。此修改旨在提高多通道操作的性能，这在AI和HPC工作负载中很常见。此外，HBM4采用了新的物理接口和信号完整性改进，以支持更快的数据速率和更高的信道效率。

HBM4的开发涉及主要行业参与者之间的合作，包括三星、美光和SK海力士，他们为该标准的制定做出了贡献。预计这些公司将在不久的将来开始展示兼容HBM4标准的产品，三星表示2025年将开始生产HBM4，以满足人工智能芯片制造商和超大规模云服务厂商日益增长的需求。

随着人工智能模型和高性能计算应用程序需要更多的计算资源，对更高带宽和更大容量的内存的技术需求也在不断增长。HBM4标准的引入应通过概述下一代存储技术的规范来满足这些要求，这些技术将可处理与这些工作负载相关的数据吞吐量和处理挑战。

编辑：芯智讯-浪客剑