我国110GHz带宽高性能薄膜铌酸锂调制器芯片实现量产

IT之家 6 月 9 日消息，据上海交大无锡光子芯片研究院（CHIPX）消息，6 月 5 日，首片 6 寸薄膜铌酸锂光子芯片晶圆在国内首个光子芯片中试线下线，同时实现了超低损耗、超高带宽的高性能薄膜铌酸锂调制器芯片的规模化量产，关键技术指标达到国际先进水平。

据介绍，光量子芯片是光量子计算的核心硬件载体，其产业化进程将推动我国在量子信息领域实现自主可控，更是抢占全球量子科技竞争制高点的战略支撑。我国光量子技术此前因共性关键工艺技术平台的缺失，面临“实验室成果难以量产”的困境，这是制约产业发展的“卡脖子”难题，而光子芯片中试线的启用成为破局关键。

为攻克这一难题，上海交大无锡光子芯片研究院于 2022 年 12 月启动国内首条光子芯片中试线建设，并于 2024 年 9 月正式启用集光子芯片研发、设计、加工和应用于一体的光子芯片中试线。如今，首片晶圆成功下线，中试平台实现量产通线。

另外，薄膜铌酸锂具备超快电光效应、高带宽、低功耗等优势，在 5G 通信、量子计算等领域拥有巨大潜力。但由于薄膜铌酸锂材料脆性大，大尺寸薄膜铌酸锂晶圆的制备一直被行业视为挑战，尤其在量产化工艺中面临纳米级加工精度控制、薄膜沉积均匀性保证、刻蚀速率一致性调控等难题。

CHIPX 工艺团队基于自主建设的国内首条光子芯片中试线，引进了 110 余台国际顶级 CMOS 工艺设备，覆盖了薄膜铌酸锂晶圆从光刻、薄膜沉积、刻蚀、湿法、切割、量测到封装的全闭环工艺；通过创新性开发芯片设计、工艺方案与设备系统的协同适配技术，成功打通了从光刻图形化、精密刻蚀、薄膜沉积到封装测试的全制程工艺，实现晶圆级光子芯片集成工艺突破。

IT之家从上海交大无锡光子芯片研究院获悉，凭借中试平台先进的纳米级加工设备和快速工艺迭代能力，工艺团队通过大量工艺验证与优化，以深紫外（DUV）光刻与薄膜刻蚀的组合工艺，系统性地解决了晶圆级光子芯片集成的关键技术瓶颈：在 6 寸铌酸锂晶圆上实现了 110nm 高精度波导刻蚀；通过步进式（i-line）光刻完成了高均一性、纳米级波导与复杂高性能电极结构的跨尺度集成，达到顶尖制程水平。

工艺团队还通过材料 - 器件协同设计创新，在兼顾高集成度的同时，实现了性能的跨越式突破，关键指标全面领先：

• 调制带宽突破 110GHz，突破国际高速光互连带宽瓶颈

• 插入损耗＜3.5dB，波导损耗＜0.2dB / cm，显著提升光传输效率

• 调制效率达到 1.9 V・cm，电光转换效率实现大幅优化

另外，该研究院近期将发布 PDK 工艺设计包，本次高性能薄膜铌酸锂调制器芯片的核心工艺参数与器件模型已全面纳入、开放共享。同时，该研究院面向高校、科研院所及企业提供从概念设计到流片验证再到量产的服务体系。

• 全流程技术服务：开放 DUV 光刻、电子束刻蚀等 110 台套核心设备，提供覆盖芯片设计、流片代工到测试验证的闭环服务。

• 产学研协同创新：联合高校院所攻关核心技术，目前已牵头承担科技部、工信部、发改委等多项重点研发项目。

• 硬科技孵化赋能：联动国内首支光子芯片产业基金，为初创硬科技企业提供资金支持及运营赋能。

IT之家注：上海交通大学无锡光子芯片研究院（CHIPX）于 2021 年 12 月份在无锡市与上海交通大学深化全面合作的框架下正式成立，研究院由无锡市滨湖区人民政府、上海交通大学、蠡园经济开发区三方共同参与建设。

CHIPX 率先在无锡布局国内首条光子芯片中试线，以高端光子芯片的研发为核心，聚焦新一代信息技术和产业化应用，推动量子计算机、通用光子处理器、三维光互连芯片和高精密飞秒激光直写机等技术在无锡市落地转化。并围绕光子芯片中试线平台的基础设施和研发支撑，建设核心技术和产业形态聚焦的“光子芯谷”，打造以光子芯片底层技术为驱动，面向量子计算、人工智能、光通信、光互连、激光雷达、成像与显示、智能传感的新一代光子科技产业集群。